亚洲资本网 > 栏目首页 > 商学院 > 正文
如何利用最新VitisHLS提高任务级并行性?
2023-07-07 13:56:42来源: 面包芯语


(相关资料图)

通用 C/C++ 在 CPU 上执行,因此本质上具有高度的顺序性。然而,用于在 FPGA 上执行的代码必须采用高度并行的方式架构,以便工具推断并利用这一并行性。为 FPGA 设计 C/C++ 的重要概念是任务级并行 (TLP) 的概念。

Vitis HLS 的概览与新特性介绍

讨论实施 TLP 的两大范例

讨论在 TLP 区域中用于传递数据的各种通道

最后举例说明这些概念

无论您目前是在使用 Vitis HLS,还是想知道 Vitis HLS 是不是您下一个设计项目的理想选择,本次网络研讨会都将重点介绍这些重要概念,帮助您更快实现 FPGA 设计目标。

Lauren 专注于 C/C++ 高层次综合,拥有多年利用 FPGA 实现数字信号处理算法的经验,对 FPGA 的架构、开发工具和设计理念有深入的理解。曾发布网络视频课程《Vivado入门与提高》点击率超过5万、出版《基于FPGA的数字信号处理》《Vivado从此开始》《AMD FPGA设计优化宝典-面向Vivado》等多本FPGA相关书籍并广受好评。

关键词:

专题新闻
  • 安徽省养老金上调方案今日公布了吗?2023退休人员养老金能涨258元吗?
  • 2023上海暑假儿童青少年主题健身活动清单(附报名入口)
  • 【主题教育】渤海大学校长赵晖讲授主题教育专题党课
  • 湖南耒阳“7.2”重大刑案嫌犯已被抓获,村民讲述抓捕细节
  • 基层派出所热情服务暖民心 “女儿终于有户口!”
  • 哲成生物带你了解不可言说的痛——痛风

京ICP备2021034106号-51

Copyright © 2011-2020  亚洲资本网   All Rights Reserved. 联系网站:55 16 53 8 @qq.com